Inicio
» GAL22V10D-25LP CMOS Arreglo Lógico Programable/Borrable
GAL22V10D-25LP CMOS Arreglo Lógico Programable/Borrable

GAL22V10D-25LP CMOS Arreglo Lógico Programable/Borrable

CIRGAL22V10D25LP

$ 159.00 MXN Precio incluye IVA

Descripción

Circuito Integrado GAL22V10D-25LP, arreglo lógico programable y borrable. El GAL22V10, en el tiempo de retardo máximo de propagación 4ns, combina un proceso CMOS de alto rendimiento con borrable eléctricamente (E2) flotando con tecnología de compuerta para proporcionar el máximo rendimiento disponible de cualquier dispositivo 22V10 en el mercado. La tecnología CMOS permite el GAL22V10  consumir mucha menos energía en comparación con dispositivos bipolares 22V10 ofreciendo alta velocidad (<100 ms), borrar tiempos, proporcionando la capacidad de reprogramar o reconfigurar el dispositivo de forma rápida y eficiente. La arquitectura genérica proporciona máxima flexibilidad de diseño  permitiendo la salida lógica macrocélula (OLMC) para ser configurado por el usuario. El GAL22V10 es totalmente compatible con la función del fusible / mapa / paramétrico  con estándar bipolar y dispositivos CMOS 22V10.
Circuitos de prueba único y células reprogramables permite completa AC, DC, y funcional pruebas durante la fabricación. Como resultado, Lattice Semiconductor proporciona 100% de programación de campo y la funcionalidad de todos los productos GAL. Además, 100 de borrado / escritura de ciclos y retención de los datos de más de 20 años se especifican.

  • Compatible con los dispositivos 22V10
  • Totalmente Función / Fusible-Map / Parametric
  • Compatible con  dispositivos UVCMOS 22V10 y bipolar
  • 50% a un 75% de reducción de potencia frente BIPOLAR
  • 90 mA típico Icc en dispositivos de bajo consumo
  • 45 mA típico Icc en dispositivo de alimentación Barrio
  • E2 tecnología celular
  • Lógica Reconfigurable
  • Las células reprogramables
  • 100% Los rendimientos Tested/100%
  • Alta velocidad eléctrico (<100 ms) segura
  • 20 años de retención de datos
  • Diez macrocélulas salida lógica
  • Máxima flexibilidad para los diseños lógicos complejos
  •  Precarga power-on reset de registros AND
  • Capacidad de prueba 100% funcional
  • Activación de pull-ups en todos los pines
  • Firma electrónica para la identificación
  • Aplicaciones:  Control de DMA,  estado de control de unidades, alta velocidad de procesamiento gráfico,  actualización estándar velocidad lógica

Especificaciones

  • Tipo: CMOS
  • Voltaje de entrada mínimo: 0.8 V
  • Voltaje de entrada máxima: 2 V
  • Retardo de propagación máximo: 4 ns
  • Frecuencia máxima:  250 MHz
  • Máximo de entrada de reloj a la salida de datos: 3.5 ns
  • Temperatura de operación mínima: -55 °C
  • Temperatura de operación máxima: 125 °C
  • Encapsulado: DIP
  • Número de pines: 24

Sustituto

No Aplica 

Documentación

Productos Relacionados

Comentarios