$ 32.00 MXN Precio incluye IVA

Descripción

El SN74LS373N es un latch transparente de tipo D octal con salidas de 3 estados. Diseñado específicamente para conducir cargas altamente capacitivas o de baja impedancia. La alta impedancia de 3 estados y el aumento de la unidad de alto nivel lógico proporcionan a estos registros la capacidad de conectarse directamente y conducir las líneas de autobús en un sistema organizado por el autobús sin necesidad de interfaz o componentes de extracción. Este dispositivo es particularmente atractivo para implementar registros de memoria intermedia, puertos de E / S, controladores de bus bidireccionales y registros de trabajo. Los ocho latch del LS373 son latch de tipo D transparentes, lo que significa que mientras la entrada de habilitación (C o CLK) es alta, las salidas Q siguen las entradas de datos (D). Cuando C o CLK se toma bajo, la salida se enclava en el nivel de los datos que se configuraron.
La entrada de cada Flip Flop es  D (datos), que determina el estado lógico que se almacena en el Flip Flop. Cuando la entrada G es baja, los datos de la entrada D se bloquean y la salida refleja el estado de los datos. Cuando la entrada G sube, la salida ya no se ve afectada por los cambios en la entrada D y conserva su estado anterior.
El 74LS373 Latch Tipo D Octal normalmente se usa en aplicaciones donde se requiere almacenamiento de datos de alta velocidad, como en sistemas de memoria de computadora o buses de datos.

  • Salidas de conducción de bus de 3 estados
  • Acceso paralelo completo para la carga
  • Entradas de control en buffer
  • La entrada de habilitación de reloj tiene histéresis para mejorar el rechazo de ruido
  • Las entradas PNP reducen la carga de CC en las líneas de datos
  • Aplicaciones: Industrial, comunicación y red

Especificaciones

  • Familia: LS
  • Tipo de cierre: D transparente octal
  •  Tipo de salida: Tres estados
  • Número de bits: 8 bits
  • Retardo de propagación: 12 ns
  • Tensión de alimentación mínima: 4.75 V
  • Tensión de alimentación máxima: 5.25 V
  • Corriente de salida: 24 mA
  • Frecuencia: 35 MHz
  • Temperatura de operación mínima: 0°C
  • Temperatura de operación máxima: 70°C
  • Encapsulado: DIP
  • Número de pines: 20

Funcionamiento

La entrada de cada Flip Flop es  D (datos), que determina el estado lógico que se almacena en el Flip Flop. Cuando la entrada G es baja, los datos de la entrada D se bloquean y la salida refleja el estado de los datos. Cuando la entrada G sube, la salida ya no se ve afectada por los cambios en la entrada D y conserva su estado anterior.

Recomendaciones de Uso

Aquí hay un ejemplo básico de cómo usar 74LS373 para almacenar un valor de 8 bits:
  • Conecte el pin D0 al bit más significativo (MSB) de los datos que desea almacenar, D7 al bit menos significativo (LSB) de los datos.
  • Conecte el pin CLK a una fuente de señal de reloj, generalmente un oscilador o un circuito que genera pulsos de reloj.
  • Conecte el pin CLR a una fuente de señal clara (por ejemplo, un botón o una señal de reinicio).
  • Conecte las salidas Q0-Q7 a los dispositivos que desea controlar con los bits almacenados en los latches.
  • Cuando la señal CLR es baja, las salidas Q0-Q7 se establecerán en 0 independientemente de los valores de entrada.
  • Cuando la señal CLR es alta y se envía un pulso de reloj al pin CLK, el valor de entrada en los pines D0-D7 se almacenará en latches y aparecerá en las salidas Q0-Q7.
Nota: Recuerde que si desea utilizar varios latches, debe conectar todos los pines de control juntos (CLK y CLR) y conectar la misma señal de entrada de datos a todos los pines D. se almacenan de forma fiable, es importante proporcionar una señal de reloj estable y un tiempo mínimo de configuración antes del pulso del reloj (consulte las especificaciones del fabricante para obtener más detalles).

Sustituto

NTE74C373  NTE74HC373   NTE74HCT373   NTE74LS373   NTE74S373

Documentación

Productos Relacionados

Comentarios